x86和Arm的竞争对手RISCV架构出货100亿个内核

RISC-VInternational首席执行官CalistaRedmond在EmbeddedWorld上宣布，目前市场上有100亿个RISC-V内核。RISC-V，发音为“风险五”，是一种开放标准指令集架构(ISA)，根据开源许可提供，可免费使用。基本指令集具有32位固定长度自然对齐指令，并且ISA支持可变长度扩展，这意味着每条指令可以是16位包内的任何数字长度。该指令集有32位和64位地址空间风格，并且是为广泛的用途而创建的。各种子集支持从小型嵌入式系统到PC到带有矢量处理器的超级计算机到仓库规模的机架式并行计算机。

Linux正在为软件这样做，而我们正在为硬件这样做。我们估计市场上有100亿个RISC-V内核。

但是，通往百亿的道路绝非易事。据悉，ARM架构经过17年的反复试验，在2008年实现了里程碑。而RISC-V仅用了12年就完成了百亿。Redmond预计RISC-V处理器内核的数量到2025年将达到800亿个。

该消息包括从今年开始同意新的四个规范和扩展的公告。四个新规范是：

SBI的RISC-V规范在管理模式(S模式或VS模式)下使用应用程序二进制接口在硬件平台和操作系统内核之间构建了一个固件层。这种抽象支持跨所有RISC-V操作系统实现的通用平台服务。许多RISC-V成员已经在他们的RISC-V解决方案中实施了RISC-VSBI规范，因此批准该规范将确保整个RISC-V生态系统的标准方法，确保兼容性。本规范的制定和批准由Rivos的AtishPatra领导，平台水平指导委员会负责开展工作。

RISC-VUEFI协议将现有的UEFI标准引入RISC-V平台。本规范的开发和批准由SunilVL、VentanaMicro和PhilippTomsich、VRULLGmbH领导，工作在特权软件技术工作组中进行。

RISC-V的E-Trace定义了一种使用分支跟踪的高效处理器跟踪方法，非常适合调试从微型嵌入式设计到超强大计算机的任何类型的应用程序。RISC-V文档的E-Trace指定了RISC-V内核和编码器(或入口端口)之间的信号、压缩分支跟踪算法和封装压缩分支跟踪信息的数据包格式。该规范的开发和批准由Picocom的GajinderPanesar和RISC-V的E-Trace任务组领导。

RISC-VZmmulMultiplyOnly支持需要乘法运算但不需要除法的低成本实现，并且是RISC-V非特权规范的一部分。此扩展的开发和批准由AllenBaum领导，工作在非特权ISA委员会进行。